中茵微电子董事长王洪鹏参加晶上系统生态大会（SDSoW2024），发表《Chiplet和晶上互联技术与IP》主题报告。

6月21日，晶上系统生态大会（SDSoW2024）在国家会展中心（天津）正式启幕，大会为期一天，议程紧凑、内容丰富。从领导致辞、成立仪式、院士报告到成果发布、主题论坛，全面覆盖了产业发展的前沿热点。开幕式当天，六位院士大咖，200多名行业专家、企业领袖在内的众多重量级嘉宾齐聚一堂，3项晶上联盟成果、六项晶上技术产业成果重磅发布，十余场技术分享报告和行业趋势分析报告发表，深入探讨了人工智能、大数据、智能网联车等产业的晶上系统解决方案。

中茵微电子作为《软件定义晶上系统互连接口标准（草案）》（晶上互联接口标准）的主要贡献单位，董事长王洪鹏受邀发表《Chiplet和晶上互联技术与IP》主题报告。

AI大模型时代，算力需求指数级增长，带动算力芯片爆发式增长。集成电路进入后摩尔时代，晶体管缩小不再经济，Chiplet是必然趋势。Chiplet技术将不同厂家，不同工艺节点的Die通过基板，Interposer或硅通孔(TSV)互联，为异构核之间的通信提供足够的带宽，是目前实现高性能芯片的解决方案。 

Chiplet的形态从早期的MCM开始，芯片并排水平贴装在基板上，工艺相对简单和成熟，封装面积比较大，具有成本最低、良率很高的特点。目前最成熟量产的则是以CoWoS为代表的2.5D技术，裸片堆叠或并排放置在具有TSV的中介层顶部，具有成本较高、性能高、良率低的特点。混合键合是3D系统级封装的关键技术，技术在逐步发展成熟中，具有成本高、良率低、高性能等特点。SDSoW复用了Chiplet的共性技术，采用扩展大尺寸晶圆基板、大规模芯粒集成、软件定义结构设计等个性技术，具有能耗低/延迟小/带宽高，数量级的结构增益，是未来的发展趋势。

目前Chiplet产业发展面临一些难点：研发投资大，研发周期长，多种技术团队及技术专家，需要产业链密切配合和支持，互联标准缺少兼容性等。Chiplet时代，产品的成功需要晶圆，封装与设计的密切配合，技术公司作为工艺公司和产品公司的连接，成为产业链重构的关键角色。

Chiplet接口标准化是引入芯粒生态链最重要的一个步骤，优异的标准化协议必须包含物理层、协议层和平台兼容的互操作性这些关键性能。目前国外已有多种芯粒Chiplet互联标准，但缺乏晶上互联标准。

软件定义晶上系统技术与产业联盟( Software Defined System on Wafer, SDSoW )是中国工程院邬江兴院士2009年提出的重大原创思想和技术体系,核心思想是攻克物理层和数据链路层的软件定义,打通硬件可软件定义的最后一道难关,属世界首创。SDSoW晶上互联接口标准定义了晶圆上芯片间接口和通信的标准协议，它包括数据传输、电源管理、时钟前向传输同步以及芯片通信的其它方面的规范，具备了优异的高密度、低延时、低功耗和自适应等关键性能指标。

中茵微电子作为晶上互联接口标准的主要承接单位，对协议中重要部分的物理层进行了完整的起草和制定，性能指标达到业界最新接口协议的技术水准，具体包含发射器/接收器架构及其高性能电气特性实现的具体参数类型和范围、发射器驱动电路和均衡去加重设计、接收器端接和均衡设计、核心的双端前向时钟频率和相位关系的定义、信号通道眼图参数要求、通信链路应用关键指标的损耗和串扰频带性能参数范围、先进封装凸块分布排列定义和互联数据链路冗余修复方法、晶上芯粒可测试设计的多种方法定义等。与业界现有的协议不同，本接口标准还增加了晶上互连系统独有的晶上芯粒互联间的电气标准，实现了晶上芯粒与外部电气互联的晶上系统原创性思想的技术实现。

中茵微电子作为晶上互联接口标准的主要贡献单位，提供晶上芯粒chiplet全栈设计解决方案，其中包括：IP解决方案，HBM2e，HBM3，112G D2D，ONFI5.x，32G/64G Serdes，PCIe Gen5/6，LPDDR4，LPDDR5x等IP提供；一站式设计服务和Chiplet解决方案，Chiplet 设计和定制, 互联chiplet，存储器，热分析和应力分析，信号/电源完整性，TSV优化等的技术实现。

中茵微电子目前具有完整的2.5D和3D IC技术平台，与Foundry和OSAT紧密合作，赋能AI，CPU，车机等高算力芯片，为客户提供从IP，chiplet到量产的整体解决方案！